氏名　西田　一人
学位の種類　博士（工学）
学位記番号　博乙第207号
学位授与の日付　平成15年9月17日
学位論文題目　電子デバイスにおける圧接構造フリップチップ実装体の高信頼性化と実用化に関する研究
論文審査委員
　主査　教授　古口　日出男
　副査　教授　武藤　睦治
　副査　助教授　岡崎　正和
　副査　助教授　永澤　茂
　副査　助教授　井原　郁夫

• 論文目次
• 論文要旨

［平成15（2003）年度博士論文題名一覧］ ［博士論文題名一覧］に戻る．

目次
第1章　序論　p.1
1.1　実装技術の定義　p.1
1.2　回路実装技術概論　p.3
　1.2.1　実装技術の変遷　p.3
　1.2.2　実装技術の技術体系と世界での取り組み状況　p.4
1.3　半導体実装技術概論　p.5
　1.3.1　半導体実装、半導体パッケージング技術　p.5
　1.3.2　フリップチップ実装技術のこれまでの研究　p.5
1.4　本研究の背景と目的　p.8
1.5　本論文の構成と概要　p.10
参考文献　p.12

第2章　NSD（Non Conductive Adhesive Stud Bumps Direct Interconnection）工法の概要　p.14
2.1　緒言　p.15
2.2　フリップチップ実装工法の比較　p.15
2.3　NSD工法の特徴　p.20
2.4　NSD工法のプロセスと装置　p.21
2.5　バンプ荷重とバンプ変形量　p.23
2.6　押圧力（実装荷重）と実装高さ　p.24
　2.6.1　封止接着フィルムの拡がりから実装高さの推定　p.25
　2.6.2　任意の実装高さを得るための荷重式の算出　p.26
2.7　結言　p.29
参考文献　p.30

第3章　解析手法と実験手法　p.31
3.1　緒言　p.33
3.2　実験方法　p.33
　3.2.1　サンプルの制作と評価方法　p.33
　3.2.2　環境信頼性試験　p.33
3.3　数値解析手法　p.34
　3.3.1　解析プログラム　p.34
　3.3.2　モデリングと解析条件　p.35
　3.3.3　解析に用いた物性値　p.36
3.4　1/4形状による3次元解析モデルと解析条件（1/4モデル）　p.37
3.5　1/4形状による3次元モデルと解析（1/8モデル）　p.38
3.6　結言　p.39
参考文献　p.40

第4章　封止接着フィルム材料の開発　p.41
4.1　緒言　p.42
4.2　フリップチップ接合工法およびTEG制作方法　p.42
4.3　接合材料選定　p.43
　4.3.1　シミュレーション方法　p.43
　4.3.2　初期における封止接着フィルムの選定　p.43
4.4　応力評価ポイントと故障解析　p.44
　4.4.1　故障頻度分析　p.44
　4.4.2　加熱SEMによる故障解析　p.44
　4.4.3　応力解析ポイント　p.46
4.5　新規封止接着フィルムの開発　p.48
　4.5.1　新規封止接着フィルムの開発方針　p.48
　4.5.2　新規封止接着フィルムDの信頼性試験結果　p.50
4.6　シミュレーションによる考察　p.53
　4.6.1　垂直応力σzzによる比較　p.53
　4.6.2　せん断王応力τzxおよびτzyによる比較　p.54
　4.6.3　応力解析のまとめ　p.56
4.7　温度特性および電気特性　p.58
　4.7.1　温度特性　p.58
　4.7.2　応力解析のまとめ　p.58
4.8　結言　p.59
参考文献　p.61

第5章　片側実装CSPの反りとおよび密着力と信頼性の関係　p.62
5.1　緒言　p.63
5.2　薄型CSP化へのアプローチ　p.65
5.3　フリップチップCSPサンプルの製作　p.65
　5.3.1　実験条件　p.65
　5.3.2　接合条件　p.66
　5.3.3　信頼性評価条件　p.66
　5.3.4　反り測定　p.66
5.4　有限要素法によるシミュレーション　p.67
5.5　熱粘弾性理論解析　p.67
5.6　密着および化学的結合状態の評価　p.75
　5.6.1　評価試料の作製方法　p.75
　5.6.2　せん断強度測定　p.76
　5.6.3　基板表面粗さ　p.76
　5.6.4　基板および封止接着フィルムの表面原子組成・化学結合状態　p.76
5.7　結果と考察　p.77
　5.7.1　粘弾性理論による反りの時間挙動　p.77
　5.7.2　CSP反り挙動　p.78
　5.7.3　信頼性試験結果　p.82
　5.7.4　密着力の温度特性　p.84
　5.7.5　表面粗さとせん断強度　p.85
　5.7.6　密着力の温度サイクル試験結果　p.87
　5.7.7　表面分析結果と考察　p.88
5.8　結言　p.95
参考文献　p.96

第6章　圧接構造実装体の寿命評価と解析-片面実装体と両面実装体の寿命評価-　p.97
6.1　緒言　p.98
6.2　実験方法　p.99
　6.2.1　TEG-CSPの製作　p.99
　6.2.2　圧着高さの決定実験（予備実験）　p.99
　6.2.3　片面及び両面実装（本実験）水準　p.99
　6.2.4　環境信頼性試験とFEM解析　p.99
6.3　圧着高さ（バンプ高さ）と信頼性の関係　p.100
6.4　片面及び両面実装体実験結果　p.103
　6.4.1　気相温度サイクル試験結果　p.103
　6.4.2　シミュレーション結果　p.103
　6.4.3　反り測定結果　p.106
6.5　実装体の信頼性と応力成分の検討　p.107
　6.5.1　バンプ・電極接合モデルにおける内部応力の検討　p.108
　6.5.2　バンプ・電極接触モデルにおける内部応力の検討　p.113
6.6　結言　p.116
参考文献　p.116

第7章　NSD工法による電子デバイスの開発・実用化　p.117
　1）圧接構造フリップチップ工法による三次元積層パッケージ:SEP（System Embedded Package）の実用化研究
　2）両面フリップチップ実装による潮薄型、超高密度メモリモジュールの実用化研究
7.1　緒言　p.118
　7.1.1　電子機器の動向　p.118
　7.1.2　新規半導体パッケージングコンセプト　p.119
　7.1.3　超薄型、超高密度メモリモジュールの開発　p.121
7.2　SEP用高密度配線板　p.121
　7.2.1　ALIVHの基材　p.121
　7.2.2　ALIVH基板のコンセプト　p.121
　7.2.3　ALIVH-B基板の製造工程　p.122
7.3　フリップチップ接合工法:NSD工法　p.124
7.4　SEP製造プロセス　p.125
7.5　SEPにおけるダイボンディング材料とチップ厚み最適化　p.126
7.6　SEPの効果　p.129
　7.6.1　実装エリアの縮小効果　p.129
　7.6.2　ピン数（外部1/0）の削減　p.130
7.7　超薄型、超高密度モジュールの必要性　p.132
　7.7.1　メモリーカードの概況　p.132
　7.7.2　メモリーカードのロードマップ　p.133
7.8　両面実装体の寿命と反りの実験方法　p.134
　7.8.1　TEG製作条件および試験方法　p.134
　7.8.2　有限要素法によるシミュレーション　p.134
7.9　両面実装モジュールの反りと信頼性試験結果　p.135
　7.9.1　片面接合体の反り　p.135
　7.9.2　両面接合体の反り　p.138
　7.9.3　信頼性試験　p.139
7.10　SDカード実用化事例　p.140
7.11　結言　p.142
参考文献　p.144

第8章　結論　p.145
謝辞　p.151
本研究に関する発表論文　p.152

デジタルネットワーク社会の進化に対応して電子機器は高性能化、機能融合による高機能化、小型化（携帯性）が同時に求められてきている。電子機器を支えるキーテクノロジーは半導体集積回路などの電子デバイスとそれを構成する回路実装技術である。
本研究は、小型化のキー技術となる電子デバイスのフリップチップ実装技術に関するものである。ICのバンプにスタッドバンプを用い、接合材料として封止接着フィルムを用いるNSD（Non Conductive adhesive Stud-Bump Direct Interconnection）工法を開発した。NSD工法は次のような特徴を有している。
1）接続端子の狭ピッチ実装が可能
2）薄型基板が使用可能
3）薄型のIC（0.2mm以下）が実装できる
4）半導体側にメッキなどの特殊な追加工程を施す必要が無い
5）生産性が高く（短時間接合が可能）ローコスト、大量生産が可能
6）環境負荷物質を使用しない
　本研究は、このNSD工法の高信頼性化を図り、数値解析による熱疲労寿命予測の基礎研究を行うと共に、それら結果を電子デバイスに応用し、実用化したものである。

第1章では実装技術の概論、半導体実装技術概論を述べ、本研究の位置づけと目的を明確化した。さらに本論文の構成について述べた。
第2章では、フリップチップ実装方式の概要を述べ、そのなかでのNSD工法と他工法の比較を示し、NSD工法の優位性および製造プロセス、装置、実装条件について述べた。
　第3章においては、解析方法及び実験方法を述べ、本研究におけるシミュレーションのモデル、手法、実験方法、試験方法などを説明した。
　第4章においては、新たに線膨張係数の小さい封止接着フィルムを開発することによりALIVH基板（アラミド不織布エポキシ基板）において気相温度サイクル試験で2000サイクルを越える高信頼性が得られることを示した。垂直応力振幅、せん断応力振幅が圧接構造フリップチップ接合において、信頼性の指標となることを示した。
　第5章においては、NSD工法によるCSPの反りと信頼性の関係を基材、基材厚み、IC厚みの観点から有限要素法による数値解析と実験から明らかにした。また、ICの薄型化がCSPの高信頼性化に寄与することを明らかにした。
また、IC、封止剤、樹脂基板からなる積層板の反り変形挙動を理論的および実験的に検討し、CSP実装後の反り変形挙動の熱粘弾性理論解析の結果が、実験結果と極めてよく一致し、高い精度で定量的に予測することが可能であることを示した。CSPのような積層体は粘弾性挙動を示す有機材料から構成されているので、反り変形を正確に予測するには粘弾性挙動を考慮した解析が必要であることを示した。また、基板表面粗さ、加熱時、温度サイクル試験後における封止接着フィルムの接着力を評価し、基板表面および封止接着フィルム表面の表面組成・化学結合状態を示した。
第6章では片面および両面フリップチップ実装体について、有限要素法解析及び温度サイクル試験を行い、（1） 両面実装することによりCSPの反りは殆ど零となり、薄型ICから成る片面実装CSPに発生している反りの問題を解決でき、より薄いパッケージを実現することができる。（2）片面実装体においては、寿命の低下を防ぐには、基板の厚みを薄くし、ICも薄い方が望ましいが、両面実装体においては、基板厚みは厚い方が長寿命となる。（3）片面実装体は構成物の物性値の違いから大きな変形（反り）を生じる。また、大きな垂直応力が最外部バンプの左上部に発生する。この垂直応力が金ンプと封止接着フィルムの剥離を発生させ、抵抗値を増加させると考えられる。（4）両面実装体の場合、横方向（ICおよび基板面内方向）のせん断応力が両面実装体の接続不良の原因であると考えられる。断面SEM写真解析における剥離発生部位と解析結果が一致していることを示した。
　第7章においては、上記結果を応用し実用化した2例の研究結果を示した。1つめの応用事例として、下側チップをフリップチップ実装した積層型高密度パッケージング技術:SEP（System Embedded Package）を開発し、新たなシステムLSI構築手法を確立した。パッケージレベル（気相温度サイクル試験－65～150℃）の高信頼性を実現し、これを移動体通信機器へ搭載し、実用化した。これによりパッケージの実装面積が従来型CSPの65％に縮小し、入出力ピン数を約20％削減できた。以上の結果、テレビ電話（動画伝送可能）でありながら質量150gの軽量、コンパクトな第三世代携帯電話を実現することができた。
　さらに、第6章の結果を応用して、薄型基材に薄型ICをNSD工法で両面実装することにより反りの問題を解決し、0.1mm厚以下の薄型ICが接合体の高信頼性化に寄与することを明らかにした。これらの結果を応用し、従来に比べ単位体積あたり4倍のSi密度を可能にし、世界最高容量のメモリカードを実現した。
　第8章において、本研究の結論と今後の課題を述べた。