

(様式)

論文内容の要旨

氏名 折川 幸司

小型で高効率な DC-DC コンバータが、家電製品、通信機器、照明設備、ハイブリッド自動車、太陽光発電などの新エネルギー発電システムの重要な電源システムとして研究が進められている。これらの機器に使用される DC-DC コンバータの損失を低減することは、省エネルギーという観点からだけでなく、電力変換器を冷却するための放熱器や冷却ファンの小型化、削減も可能となり、その効果は大きい。

DC-DC コンバータの損失は、素子そのものの性能を除くと電流通過素子数、スイッチング周波数、素子に印加される電圧や流れる電流に依存する。これらの観点から、さまざまな制御方式や回路構成の DC-DC コンバータが提案されている。しかし、電流通過素子数の低減は動作原理の観点から限界がある。また、電圧制御のしやすさと回路全体の高効率化の観点からスイッチングの高周波化およびソフトスイッチングによる高効率化にも課題と限界がある。一方で、素子に印加される電圧や流れる電流を制御方式や回路方式により低減することで低耐圧もしくは小容量で高速スイッチング可能な低損失な素子を使用することができる。そこで、本論文では、DC-DC コンバータの高効率化のための素子電圧および電流の低減法に着目した高効率化手法を提案する。

第1章では、まず省エネルギー化の観点からパワーエレクトロニクス技術の重要性について述べた。家電製品や、今後需要の増加が予想されるハイブリッド自動車やマイクログリッド、低電圧大電流化の要求に対する DC-DC コンバータの高効率化の必要性について述べた。また、DC-DC コンバータに発生する損失の概要を述べ、従来の高効率化手法の特徴と問題点を示し、それらに対する本論文の研究目的として、素子電圧および電流の低減による高効率化の利点を述べた。

第2章では、素子電圧および電流の低減法として、電圧および電流のストレスに着目する。ストレスを3つの物理量に定義し、それに基づいて、DC-DC コンバータの高効率化手法を分類し、その利点と問題点を示す。次に、それらの問題点を解決する電圧および電流ストレス分担に配慮した DC-DC コンバータの高効率化手法を提案する。

以下、3章、4章、5章では、シミュレーションや実験により、以下の具体的なアプリケーションで、ストレス分担に配慮した高効率化手法の実証を行う。

- 1)燃料電池用非絶縁形 DC-DC コンバータ
- 2)焼結用低電圧大電流電源
- 3)絶縁形フルブリッジ形 DC-DC コンバータ

第3章では、出力電圧の制御方式に着目し、電圧および電流の大きさ、変化幅のストレス分担による高効率化手法を燃料電池用 DC-DC コンバータで実証する。具体的には、スイッチング損失と鉄損を低減可能な直列電圧補償を電流補償と組み合わせた直並列補償方式を提案し、直並列補償方式の有効性を確認する。入出力電圧の差のみ補償する直列補償方式は、出

力電圧を燃料電池電圧と直列コンバータで分担するため、補償する電圧が小さい領域で、直列コンバータのリアクトルに印加される電圧の実効値が小さくなる。その結果、リアクトルを流れる電流の変動幅、つまりリップル電流が減少し、鉄損が減少する。同じ理由で、スイッチング損失も減少する。最初に、2つの提案回路の回路構成について述べ、出力電圧制御および燃料電池電流制御について言及する。その後、リアクトルの設計法を明らかにし、提案回路の損失解析を行う。最後に、実機検証を行い、直並列補償方式を用いたストレス分担による高効率化の妥当性を確認する。

第4章では、回路方式に着目し、電流のストレス分担による高効率化手法を焼結用絶縁形低電圧大電流電源で実証する。低電圧大電流電源では、導通損失の割合が大きく、特にトランス二次側整流回路での導通損失が支配的となる。そこで、整流回路にダイオードの代わりにMOSFETの同期整流を導入することで、高効率化を図る。同期整流の損失低減効果をさらに高めるために、MOSFETを並列接続し、出力電流の電流ストレスを各MOSFETに分担させる。また、高周波トランスおよび同一回路を並列接続することでも出力電流のストレスを各素子に分担させる。最初に、トランスおよび同一回路を並列接続する際の、トランスの設計法と各回路の出力側配線インダクタンスのアンバランスがある場合の電流制御法について述べる。次に、トランス二次側整流回路の高効率化に関して、シミュレーションにより検証する。最後に、低電圧大電流電源の高効率化の一環として、シミュレーションおよび実験検証により、三相交流入力の入力電流ひずみ、入力力率の改善を行う。

第5章では、制御方式でも回路方式によるストレス分担でも残存するサージ電圧に対して適用するスナバ回路の単純化、低損失化について絶縁形フルブリッジDC-DCコンバータを基に検証する。スナバ回路は、スイッチに流れる急峻な電流の di/dt を分担することでスイッチ電圧の dv/dt を低減し、サージ電圧を抑制する。等価回路より整流ダイオードのサージ電圧の理論式を導出し、トランスの巻線抵抗、漏れインダクタンス、ダイオードの寄生容量との関係を明らかにする。次に、等価回路の解析を基にスナバ回路の最適設計法を明らかにする。最後に、実機実験と理論検討の比較を行い、等価回路によるサージ電圧発生原理の解析の妥当性と簡単な構成で低損失なスナバ回路が実現可能であることを確認する。

第6章では、本論文の成果と提案する各高効率化手法の総括を述べ、今後の課題についてまとめる。